DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

003584950

WPI Acc No: 1983-D3147K/198310

Short-channel MOS semiconductor device - has dielectric strength maintained and has little variation in threshold-voltage NoAbstract

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 58016566 A 19830131 198310 B

Priority Applications (No Type Date): JP 81113704 A 19810722

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 58016566 A 8

Title Terms: SHORT; CHANNEL; MOS; SEMICONDUCTOR; DEVICE; DIELECTRIC; STRENGTH; MAINTAIN; VARIATION; THRESHOLD; VOLTAGE; NOABSTRACT

Derwent Class: U12

International Patent Class (Additional): H01L-029/78

File Segment: EPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

01079166 **Image available**
SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.: **58-016566** [JP 58016566 A]

PUBLISHED: January 31, 1983 (19830131)

INVENTOR(s): YAMAMOTO NAOKI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 56-113704 [JP 81113704]

FILED: July 22, 1981 (19810722)

INTL CLASS: [3] H01L-029/78; H01L-029/50

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 171, Vol. 07, No. 94, Pg. 30, April

20, 1983 (19830420)

ABSTRACT

PURPOSE: To prevent field concentration and the increase of withstand voltage, by forming the section of a gate electrode into a trapezoid, thus forming the slope of impurity density on the side of gate of source.drain regions.

CONSTITUTION: A thick oxide film 2 for element isolation is formed on the surface of an Si substrate 1, and a thin gate oxide film 3 on an MOSFET region. Next, an Mo film approximately 300nm thick is formed, and a gate electrode 4 is formed by etching this film. The etching for the Mo film is performed by reactive plasma etching. Thereat, when Freon contains oxygen, the sides do not become vertical, but slope. Next, source.drain regions 5 are formed by masking the electrode 4. Since the fringe of the electrode 4 is different in thickness because of sloped sides, the impurity density in the region 5 is not homogenized. Therefore, the field concentration at junction of the region 5 is reduced resulting in the prevention of the increase of withstand voltage between source.drain.

?

BEST AVAILABLE COPY

(19) 日本国特許庁 (JP)

00特許出願公開

⑩公開特許公報(A)

昭58—16566

f) Int. Cl.³H 01 L 29/7829/50

識別記号

庁内整理番号 7377-5F 砂公開 昭和58年(1983) 1月31日

発明の数 2 審査請求 未請求

(全 4 頁)

匈半導体装置およびその製造方法

願 昭56-113704

②出 願 昭56(1981) 7 月22日

仍発 明 者 山本直樹

20特

国分寺市東恋ケ窪1丁目280番

地株式会社日立製作所中央研究 所内

⑦出 願 人 株式会社日立製作所東京都千代田区丸の内1丁目5番1号

仰代 理 人 弁理士 薄田利幸

- 1. 半導体基板の一主表面上にゲート絶縁膜を介して形成された断面形状が台形のゲート電極と、上記半導体基板の表面領域内に形成され、上記ゲート電極の下方にある部分に濃度勾配を有するソース・ドレイン領域をそなえたことを特徴とする半導体装置。
- 2. 上記ゲート電極は高融点金属もしくは多結晶 シリコンからなる特許請求の範囲第1項記載の 半導体装置。
- 3. 上記高融点金属は、モリブデン、タングステン、クロム、ナタン、もしくはニオブから選ばれる特許請求の範囲第2項配載の半導体装置。
- 4. 上記ソース・ドレイン領域はひ索イオンを打 込まれた領域である特許額求の範囲第1項乃至 第3項記載の半導体装置。
- 5. 実効ナヤネル長が反ぼ 8 m 以下である特許 請求の範囲第1項乃至第4項記載の半導体装置。

- 6. 下記工程を含む半導体装置の製造方法
 - (1) 半導体基板の一主表面上の所望部分にゲート 絶縁膜とゲート 電極膜を積層して被着する工程。
- (2) 上記ゲート電極膜の所望部分をドライエッチングによつて選択的に除去し、断面形状が 台形であるゲート電極を形成する工程。
- (3) 上記ゲート電極をマスクに用いてイオン打 込みを行ない、ソース・ドレイン領域を形成 する工程。
- 7.上記ゲート電極膜はモリブデン膜であり、上 配ドライエッチングはフレオンと酸素を含むガ スを反応ガスによつて行なわれる特許請求の範 囲第6項配載の半導体装置の製造方法。

発明の詳細な説明

本発明は半導体装置に関し、詳しくは、耐圧低 下やしきい値型圧変動の少ないMOS半導体装置 大ないなり込むがま に関する。

近年におけるMOS半導体装置の集積度向上に ともない、単位MOSトランジスタのチャネル長

持開昭59- 16566(2)

も着るしく短かくなる傾向にある。

MOSトランジスタのチャネル長が短かくなると、ソース・ドレイン間の耐圧低下や、ホットエレクトロンによるしきい値電圧の変動などが大きな問題となつてきた。

このような問題を解決するため、ソース・ドレイン領域に低機度のリンを打込んだ後、高機度のヒ業を打込んで、熱処理を行ない、両者の拡散定数の差を利用して、不純物層に機度勾配を作り、これによつて電界集中を防止する方法が提案されている。

しかし、この方法は、リンの拡散定数が非常化大きいため、短かいテヤネル長を形成することが 困難で、ほぼ2 m 回以下の短チャネル素子の形成 に適用するのは難かしかつた。

本発明の目的は、上記従来の問題を解決し、電界集中による耐圧低下のない短チャンネルMOS 半導体装置を提供することである。

上記目的を達成するため、本発明は、ゲート電 極の断面形状を台形にすることによつて、ソース

酸素の含有量が増すと、例面はさらに傾斜するので、CP。プラズマ中に含まれる酸素の量によって、ゲート電極もの側面の傾斜を、所望の角度に調節することが可能であり、本実施例においては、CP。に対して20%の酸素を添加し、第2 図に示したように、断面形状が台形のゲート電極もを形成した。

つぎに、上配グート電価 4 をマスクにして、ヒ 来イオン打込みを行ない、ソース・ドレイン領域 5 を形成した。

厚さ200mの酸化膜上に形成されてあるモリブデン膜を介してひ案イオンを打込む場合、モリブデン膜の膜厚が200mm、ひ案イオンの打込み条件が80KeV。1×10¹⁰/cm² であると、ひ オイオンはモリブデン膜をよく通過し、モリブデン膜の下方にあるり形シリコン基板は m形化する。しかし、モリブデン膜の膜厚が300mmにすると、ヒ業イオンはマスクされてシリコン基板に到達せず、基板の導電形は変らなかつた。

本実施例の場合、ゲート電価もの厚さが同一の

・ドレイン領域のゲート側に不純物の濃度勾配を作り、とれによつて電界集中を防止し、耐圧低下を防止するものである。

以下、本発明を詳細に説明する。

第1 図乃至第3 図は、本発明の一実施例を示す 工程図である。

まず、第1図に示すように、シリコン基板1の主表面上に来子間分離用の厚い酸化膜2、およびMOSトランジスタ領域に得いゲート酸化膜(膜厚性20nm)3を形成した。

つぎに、厚さほぼ300mmのモリブデン膜を 形成し、このモリブデン膜上に、周知の手段によ つてホトレジストパターンを形成した後、このホ トレジストパターンをマスクに用いて上記モリブ デン膜をエッチして、ゲート電極4を形成した。

モリプデン膜のエッチングは、CF。など各種フレオンを反応ガスとする反応性プラズマエッチングによつて行なりことができる。この際、CF。などが酸素を含んでいると、側面は垂直にならず、傾斜するようになる。

部分は、ひ煮イオンが全く通過しない。しかし、 グート電板4の周級部は、上記のように、 個面が 傾斜して厚さが異なつているため、 との部分の下 方のソース・ドレイン 領域は、自己整合的に機能 勾配を持つようになり、打込み深さのプロファイ ルも、第2図に示したように傾斜したものになる。

すなわち、本発明によれば、ソース・ドレイン 領域内の不純物濃度は均一とはならず、ゲート側 (ケー/収り) の端部では濃度勾配を有していて、外部へ向うほ ど濃度が低い。

そのため、ソース・ドレイン領域の接合にかける電界集中は緩和され、ソース・ドレイン間の耐圧低下は防止される。

第3因に示すように、りんけい酸ガラス(PSG) 膜6を層間絶縁膜として被着した後、周知のホト エンチング技術を用いてコンタクト孔を形成し、 アルミニウム・シリコン合金を用い配線7を形成 した。

水蒸気が囲気中で4 5 0 ℃、3 0 分間のアニールを行なつた後、ペッシペーション膜としてPSG

BEST AVAILABLE COPY

膜8を全面に堆積し、MOSトランジスタを形成 した。

このようにして形成された実効チャンネル長
1.3 pmのMOSトランジスタのソース・ドレイン間耐圧は 9.5 ~ 10 V であつた。一方、従来のMOSトランジスタのソース・ドレイン間耐圧は、低度 8 ~ 8.5 V であることから、本発明によつて、ソース・ドレイン間耐圧が、着るしく改善されたことは明らかであり、ホットエレクトロンによる影響も低減することができた。

上記実施例においては、ゲート電極の材料として、モリブデンを使用したが、本発明はモリブデンに限定されるものでないことは勿論であり、たとえばタングステン、ニオブ、チタン、グロムなどの高融点金属や多結晶シリコンなどを使用することができる。しかし、多結晶シリコンは、打込まれたイオンが通過し難いため、モリブデンなどの高融点金属を用いた方が、はるかに好ましい結果が得られる。

また、ソース・ドレイン領域形成のイオン打込

きい場合は、耐圧低下などの問題が生するととは 値めて少ないので、本発明は実効チャネル長が任 は3 m 四以下のMOSトランジスタに適用して、 最も有効である。

断面形状が台形のゲート電板を形成するには、 エッチ液を用いる優式のエッチングを用いること も、必ずしも不可能ではない。

しかし、侵式のエッチングは、ゲート電価の傾 斜の程度を制御するのが困難であること、および、 数細加工ができないこと、などの理由から、本発 明の形成に使用するのは難かしい。

一方、エンテ液を用いないドライエッチングは、 傾斜の程度の制御が容易であり、しかも、微細加 工も可能なので、本発明の形成には値めて好適で ある。

通常の場合、ドライエッチングによつて得られるパターンの断面形状が台形状になるのは、所要面積の増大といり見地から、好ましくないとされることが多く、倒面を垂直にして、断面が台形状になるのを防止するために、多くの努力がなされ

特開昭58- 16566(3)

みを行なつた後、活性化のために熱処理が必要な ので、低融点の材料は、ゲート金属用材料として 好ましくない。

ソースおよびドレインを形成するために打込まれるイオンとしては、ひ素イオンが最も好ましい。りんイオンは、イオン打込み時のマスクに傾斜部がなくても、打込みとその後に行なわれるアニールによつて、すべての周級部に濃度勾配が生じてしまりため、本発明の効果が不明確であり、また、拡散係数が大きいので、チャオル長の短かいMOSトランジスタの形成に用いることはむすかしい。

しかし、ひ案イオンはこのようなことがなく、 本発明に使用した場合、ソース・ドレイン領域の うち、ゲート電極の下方にある部分のみに濃度勾 配が生じ、本発明の効果が顕著に現われる。また、 拡散係数の値も適当であるため、短かいチャンネ ルのMOSトランジスタを、支障なく形成するこ とができる。

本発明は、チャネルの長さが大きいMO8トランジスタにも適用できるが、チャネルの長さが大

てきた。

しかし、本発明は、このような一般的常識とは 反対内、ドライエッチングによつて、断面が台形 状のタート電値を積極的に形成し、これをソース ・ドレイン領域形成の際のマスクとして用いたも のである。

とれは他に顔を見ない本発明の大きな特徴であ り、得られる利益は極めて大きい。...

図面の簡単な説明

第1図乃至第3図は本発明の一実施例を示す工 程図である。

1 … シリコン基板、 2 , 3 …絶縁膜、 4 … ゲート 電極、 5 … ソース・ドレイン領域、 6 , 8 … PSG 膜、 7 … 配線。

代理人 弁理士 存田利幸



手 続 補 正 售(方式)

M 4: 5,6 12, 11

昭和 56年 特許顯第 113704号

発明の名称

半導体装置およびその製造方法

組正をする者


代 理 人

¹⁰⁰ 東京都千代田区丸の内一丁目 5 番 1 号 株式会社日立製作所内 323 401 455-4221

補正命令の日付 昭和56年11月24日

補 正 の 対 象 明細書の第1頁および第2頁

補 正 の 内 容 本顧明細書第1頁および第2頁を別紙 のように非書する。(内容に変更なし



明 相・書

発明の名称 半導体装置およびその製造方法 特許請求の範囲

- 1. 半導体基板の一主表面上にゲート絶縁膜を介して形成された断面形状が台形のゲート電極と、 上配半導体基板の表面領域内に形成され、上配ゲート電極の下方にある部分に濃度勾配を有するソース・ドレイン領域をそなえたことを特徴とする半導体装置。
- 2. 上記ゲート電極は高融点金属もしくは多結晶 シリコンからなる特許請求の範囲第1項記載の 半導体装置。
- 3. 上記高融点金属は、モリブデン、タングステン、クロム、チタン、もしくはニオブから選ばれる特許請求の範囲第2項記載の半導体装置。
- 4. 上記ソース・ドレイン領域はひ来イオンを打 込まれた領域である特許請求の範囲第1項乃至 第3項記載の半導体装置。
- 5. 実効チャンネル長がほぼ 3 mm以下である特許 請求の範囲第1項乃至第4項配載の半導体装置。

- 6. 下記工程を含む半導体装置の製造方法
- (1) 半導体基板の一主表面上の所望部分にゲート 絶録膜とゲート電極膜を積層して被着する 工程。
- (2) 上記ゲート電極膜の所望部分をドライエッチングによって選択的に除去し、断面形状が 台形であるゲート電極を形成する工程。
- (3) 上記ゲート電極をマスクに用いてイオン打 込みを行ない、ソース・ドレイン領域を形成 する工程。
- 7. 上記ゲート電板膜はモリプデン膜であり、上 記ドライエッチングはフレオンと酸素を含むガ スを反応ガスによって行なわれる特許請求の範 囲館 6 項記載の半導体装置の製造方法。

発明の詳細な説明

本発明は半導体装置およびその製造方法に関し、 詳しくは、耐圧低下やしきい値電圧変動の少ない MO8半導体装置およびその製造方法に関する。

近年におけるMOS半導体装置の集積度向上に ともない、単位MOSトランジスタのチャネル長